99久久久久,亚洲区一区二区三区,伊人久久大香线蕉av超碰

什么是串?dāng)_（crosstalk）？

串?dāng)_是兩條信號線之間的耦合，信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及線端接方式對串?dāng)_都有一定的影響。

什么是過沖（overshoot）和下沖（undershoot）？

過沖就是第一個峰值或谷值超過設(shè)定電壓——對于上升沿是指最高電壓而對于下降沿是指最低電壓。下沖是指下一個谷值或峰值。過分的過沖能夠引起保護二極管工作，導(dǎo)致過早地失效。過分的下沖能夠引起假的時鐘或數(shù)據(jù)錯誤（誤操作）。

什么是振蕩（ringing）和環(huán)繞振蕩（rounding）？

振蕩的現(xiàn)象是反復(fù)出現(xiàn)過沖和下沖。信號的振蕩和環(huán)繞振蕩由線上過度的電感和電容引起，振蕩屬于欠阻尼狀態(tài)而環(huán)繞振蕩屬于過阻尼狀態(tài)。信號完整性問題通常發(fā)生在周期信號中，如時鐘等，振蕩和環(huán)繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過適當(dāng)?shù)亩私佑枰詼p小，但是不可能完全消除。

什么是地電平面反彈噪聲和回流噪聲？

在電路中有大的電流涌動時會引起地平面反彈噪聲（簡稱為地彈），如大量芯片的輸出同時開啟時，將有一個較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發(fā)電源噪聲，這樣會在真正的地平面（0V）上產(chǎn)生電壓的波動和變化，這個噪聲會影響其他元器件的動作。負載電容的增大、負載電阻的減小、地電感的增大、同時開關(guān)器件數(shù)目的增加均會導(dǎo)致地彈的增大。

由于地電平面（包括電源和地）分割，例如地層被分割為數(shù)字地、模擬地、屏蔽地等，當(dāng)數(shù)字信號走到模擬地線區(qū)域時，就會產(chǎn)生地平面回流噪聲。同樣電源層也可能會被分割為2.5V，3.3V，5V等。所以在多電壓PCB設(shè)計中，地電平面的反彈噪聲和回流噪聲需要特別關(guān)心。

在時域（TIme domain）和頻域（frequency domain）之間有什么不同？

時域（TIme domain）是以時間為基準(zhǔn)的電壓或電流的變化的過程，可以用示波器觀察到。它通常用于找出管腳到管腳的延時（delays）、偏移（skew）、過沖（overshoot）、下沖（undershoot）以及建立時間（settling TImes）。

頻域（frequency domain）是以頻率為基準(zhǔn)的電壓或電流的變化的過程，可以用頻譜分析儀觀察到。它通常用于波形與FCC和其他EMI控制限制之間的比較。

什么是阻抗（impedance）？

阻抗是傳輸線上輸入電壓對輸入電流的比值（Z0=V/I）。當(dāng)一個源送出一個信號到線上，它將阻礙它驅(qū)動，直到2*TD時，源并沒有看到它的改變，在這里TD是線的延時（delay）。

什么是建立時間（settling time）？

建立時間就是對于一個振蕩的信號穩(wěn)定到指定的最終值所需要的時間。

什么是管腳到管腳（pin-to-pin）的延時（delay）？

管腳到管腳延時是指在驅(qū)動器端狀態(tài)的改變到接收器端狀態(tài)的改變之間的時間。這些改變通常發(fā)生在給定電壓的50%，最小延時發(fā)生在當(dāng)輸出第一個越過給定的閾值（threshold），最大延時發(fā)生在當(dāng)輸出最后一個越過電壓閾值（threshold），測量所有這些情況。

什么是偏移（skew）？

信號的偏移是對于同一個網(wǎng)絡(luò)到達不同的接收器端之間的時間偏差。偏移還被用于在邏輯門上時鐘和數(shù)據(jù)達到的時間偏差。

什么是斜率（slew rate）？

Slew rate就是邊沿斜率（一個信號的電壓有關(guān)的時間改變的比率）。I/O 的技術(shù)規(guī)范（如PCI）狀態(tài)在兩個電壓之間，這就是斜率（slew rate），它是可以測量的。

什么是靜態(tài)線（quiescent line）？

在當(dāng)前的時鐘周期內(nèi)它不出現(xiàn)切換。另外也被稱為 “stuck-at” 線或static線。串?dāng)_（Crosstalk）能夠引起一個靜態(tài)線在時鐘周期內(nèi)出現(xiàn)切換。

什么是假時鐘（false clocking）？

假時鐘是指時鐘越過閾值（threshold）無意識地改變了狀態(tài)（有時在VIL 或VIH之間）。通常由于過分的下沖（undershoot）或串?dāng)_（crosstalk）引起。

什么是IBIS模型？

IBIS（Input/Output Buffer Information Specification）模型是一種基于V/I曲線的對I/O BUFFER快速準(zhǔn)確建模的方法，是反映芯片驅(qū)動和接收電氣特性的一種國際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)的文件格式來記錄如驅(qū)動源輸出阻抗、上升/下降時間及輸入負載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)的計算與仿真。

IBIS本身只是一種文件格式，它說明在一標(biāo)準(zhǔn)的IBIS文件中如何記錄一個芯片的驅(qū)動器和接收器的不同參數(shù)，但并不說明這些被記錄的參數(shù)如何使用，這些參數(shù)需要由使用IBIS模型的仿真工具來讀取。欲使用IBIS進行實際的仿真，需要先完成以下四件工作。

（1）獲取有關(guān)芯片驅(qū)動器和接收器的原始信息源；

（2）獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為IBIS格式的方法；

（3）提供用于仿真的可被計算機識別的布局布線信息；容－源－電－子－網(wǎng)－為你提供技術(shù)支持

偷拍亚洲色图,色av一区二区,亚洲色图第一页,一级做a爰片久久

熱門標(biāo)簽

PCB印刷電路板設(shè)計高頻布線的技巧

偷拍亚洲色图,色av一区二区,亚洲色图第一页,一级做a爰片久久

搜索

熱門標(biāo)簽

PCB印刷電路板設(shè)計高頻布線的技巧